The Accelerator Control Unit (ACU) is a popular use case for our new Intelligence products, learn why in this in depth look.

 **Using SiFive’s X100-series as an Accelerator Control Unit (ACU)** 
 
In Pete Lewin’s previous blog post, [The Perfect Solution for Local AI
](https://www.sifive.com/blog/the-perfect-solution-for-local-ai), he introduced some of the high-level thinking behind the creation of the [SiFive Intelligence X100 product series](https://www.sifive.com/cores/intelligence-x100-series) and showed a performance comparison against an established incumbent. He, and I, discussed the rapid pace of innovation in the AI market and how that is making it incredibly challenging to design the “perfect” hardware accelerator. Instead, what we are seeing from customers is a desire to complement the accelerator with a programmable front end; what we term an accelerator control unit (ACU). This allows them to focus more of their efforts (and R&D spending) on the data-processing capabilities of the accelerator rather than control and management functions, which SiFive’s RISC-V-based approach does so well.  

In this blog, I dive a little deeper into the options to efficiently couple a processor from the X100 series to a hardware accelerator. The diagram below highlights how customers are using X-series products as Accelerator Control Units (ACUs). 

The integrated vector engine present in the X160 and X180 processors provides complementary compute capabilities that can also assist the accelerator in a range of tasks, including pre-/post-formatting of data and handling of corner cases. Basing this system capability on a product that is 100% compatible with the RISC-V instruction set architecture enables customers to select from a broad, and rapidly expanding set of application software, operating systems and development tool options. 
 
  ![Accelerator Control Unit diagram](https://images.prismic.io/sifive/aM2P6J5xUNkB06qA_diagramblog1.png?auto=format,compress)

Harnessing the X100 provides a standardized software development model for two different types of proprietary SiFive direct-to-core accelerator attachments which lower latency and improve overall performance.
  
- **SiFive Scalar Coprocessor Interface (SSCI)**: New with Intelligence Gen 2, this interface allows the accelerator to be driven via RISC-V custom instructions with direct access to the registers within the X100 processor. Our customers are using this to control and configure a tightly coupled coprocessor. 

- **Vector Coprocessor Interface (VCIX)**: A high-bandwidth interface to support data movement to a matrix coprocessor. Using VCIX provides high-bandwidth access to CPU vector registers, lowers latency, and uses vector-type instruction formats to feed customers matrix engines with large datasets. This isn’t just for edge/IoT, VCIX is also being used in this way by large data center customers. 
 
There is also the Core Local Port (CLP) that allows fast access to accelerator SRAM for companion compute on the CPU. 
 
How does this work in practice? If we assume a SSCI-type of connector, the custom function might be something such as performing trigonometric functions, algorithm-specific bit manipulation or math functions, such as square root. 
 
![Diagram](https://images.prismic.io/sifive/aM2P6Z5xUNkB06qB_daigramblog2.png?auto=format,compress)

The custom logic only has to decode a few bits of the opcode and perform the actual operation being implemented. The existing CPU logic in the X100 handles the full decode of the instruction, selecting the source register, reading/writing from/to a destination register, performing data forwarding and managing pipeline stall / flush functions.  

Are you wrestling with creating the optimal system architecture for a next-generation platform? Tasked with bringing AI to your IoT workloads? The [SiFive Intelligence Family](https://www.sifive.com/cores/intelligence) was designed for AI and is a popular solution for a growing number of applications and could be your perfect solution. SiFive can help with modeling tools and free system architecture reviews to de-risk and accelerate your program. 

Check out this case study to see how customers are already putting these new products to work:<br>
[Tier 1 US Semiconductor Company Licenses SiFive X160 for Industrial MCU Applications](https://www.sifive.com/document-file/x160-accelerator-control-unit-use-case-study).

**Author**

Ian Ferguson is the Vice President of Vertical Markets and Business Development at SiFive, where he is responsible for accelerating growth of the company across a range of growth segments including data centers, consumer and automotive market segments. Of particular focus is how artificial intelligence offers an opportunity for industries to shift from incumbent architectures to the RISC-V open standard. Prior to joining SiFive Ian worked at Lynx Software Technologies as the vice president of marketing at Lynx Software Technologies, responsible for all aspects of the outward-facing presence of the company to its customer, partner, press and analyst communities. Ian was a key part of the team that was responsible for selling the company to OceanSound Partners, a private equity firm. Ian also spent nearly 11 years at Arm, where he held various roles leading teams in vertical marketing, corporate marketing and strategic alliances. Ian is a graduate of Loughborough University (UK) with a bachelor’s degree in electrical and electrical engineering.
  


Why are Accelerator Control Units becoming so popular? SiFive explains the growing use of RISC-V Intelligence Family products to create more Intelligent Accelerators from the edge to the cloud

Building the Future of AI with SiFive X100 as an Accelerator Control Unit (ACU)

diagram blog 1.png

Building the Future of AI on Intelligent Accelerators 

当前行业的焦点，更多投向那些能够将数据中心 AI 性能推向更高峰的硬件技术上。在 HotChips 2025 大会期间，对超大规模计算性能提升的需求占据绝大多数议程，而功能强大的大型芯片则成为了焦点。


**SiFive X100 系列，SiFive Intelligence 系列第二代成员**

当前行业的焦点，更多投向那些能够将数据中心 AI 性能推向更高峰的硬件技术上。在 HotChips 2025 大会期间，对超大规模计算性能提升的需求占据绝大多数议程，而功能强大的大型芯片则成为了焦点。

然而，除了这些有关云行业的性能头条和新闻之外，tinyML 在远端边缘领域仍蕴藏着巨大机会。这类设备覆盖了丰富多样的传感器端点，它们在将元数据提交到云端之前会先进行采集、预处理和分析真实世界的数据。下图展示了在边缘、移动、PC 以及物联网系统市场快速增长的 AI 工作负载预测。

![graph](https://images.prismic.io/sifive/aMM5K2GNHVfTPEW__graphforblog.png?auto=format,compress)

这一增长背后的原因很简单：并非所有 AI 任务都可以或应该在云端或大型数据中心完成。在互联网接入不足、需要实时响应，或需要隐私的情况下，存在着大量的机会，而这些隐私阻止了具有网络依赖性、数据延迟和安全/隐私问题的基于云的解决方案。即便采用基于云的解决方案，本地执行 AI 也能降低数据传输成本与功耗，并具备更好的可持续性。尽管其他 IP 供应商已在这一类应用上“放缓脚步”，SiFive 却加大投入，积极拓展产品覆盖，为远端边缘的多样化应用提供支持，并辅以参考级的 AI 软件栈。我们的目标是帮助客户以最高的性价比和最短的周期，打造并部署行业领先的产品。

![AI models effectiveness](https://images.prismic.io/sifive/aMM5LGGNHVfTPEXA_slideforblog.png?auto=format,compress)
 
**如何将高效 AI 带到边缘？**
 
随着 AI 模型快速演进 (卷积神经网络已被 Transformer 模型取代，业内甚至有人预测 Transformer 也将被淘汰)，灵活、可适应的架构极为重要。为了让 AI 无处不在，开发边缘应用的公司正专注于提升延迟表现、优化带宽利用，并增强数据安全性。

这些系统往往面临资源受限，包括功耗、成本和尺寸。同时，不同垂直市场还存在独特需求：

在医疗领域，数据隐私合规至关重要；
在工业和制造场景中，实时响应必不可少；
在汽车应用中，网络连接并不总是可靠。

业界对这类应用有许多称呼，最近较流行的一个是“物理 AI (Physical AI)”。无论采用哪种分类方式，SiFive 都积极拥抱“本地 AI”，并展示为何以开放标准 RISC-V 为基础是最佳选择——它在功耗、尺寸和通用软件方面具备明显优势。自 2021 年推出首款 Intelligence 产品以来，SiFive 已在各种物联网应用中获得 40 多个 Design Win。如今，为满足更广泛市场需求，我们正式发布了第二代 Intelligence 系列。新产品结合了用的标量和向量流水线，为客户提供更多选择、可扩展性，以及在加速计算解决方案中进行创新的机会。X100 系列是其中最小的产品，正是基于客户对“深度嵌入式边缘高效 AI 推理”的直接反馈而设计。

![AI products chart](https://images.prismic.io/sifive/aMM5KmGNHVfTPEW-_blog3.png?auto=format,compress)

我们的产品不仅能作为独立处理器运行，还可与客户自研加速器搭配使用。虽然专用加速器能带来高性能和高效率，但其功能固定且受限。正如 SiFive 联合创始人 Krste 在[新品发布视频](https://www.bilibili.com/video/BV1deYNzgEbH/)中所强调，第二代 Intelligence 系列的一大优势在于支持创建“智能加速器”——将强大的固定功能加速器与可编程前端结合。我们通过引入两个专为数据传输与控制设计的直连内核接口来实现这一点。

另一个关键点是数据类型支持。在所有第二代 Intelligence 产品中，我们都引入了 Bfloat16 支持。Bfloat16 最初由 Google Brain 开发，专为神经网络训练和推理设计。这种数据类型可在大幅降低内存使用和加快计算速度的同时，仍然保持与标准 32 位格式相当的精度。这种特性近年来才开始大规模部署，因此许多旧产品并不支持。除本文提及的功能，SiFive 也正持续关注业界标准和新提案，与客户紧密合作，共同规划未来产品方向。

目前，X100 系列包含两个成员：[X160](https://www.sifive.cn/document-file/sifive-intelligence-x160-gen2-product-brief) 与 [X180](https://www.sifive.cn/document-file/sifive-intelligence-x180-gen2-product-brief)。其中 X180 是一款 64 位处理器。早期客户反馈指出，它通常会与 64 位主处理器 (通常运行 Linux) 搭配使用。X180 的使用简化了内存映射和核心之间的信息共享。

**对垂直市场意味着什么？**

小型化的专用向量处理能力，意味着 AI 工作负载能够运行得更快、功耗更低，从而推动更多样化的解决方案，实现实时响应和更高的隐私保护，而无需依赖网络连接。统一、可扩展的架构可覆盖广泛的边缘 AI 应用，使产品开发和软件编程更简化。借助可自定义指令，产品 roadmap 能更好地应对快速变化的 AI 模型格局。相比受限的处理器选择和封闭的软件栈，RISC-V 开放标准让工程师能够在 tinyML 上实现更宏大的构想。

市场机遇巨大，优势同样显而易见。以至于在产品正式发布之前，已有两家美国顶尖半导体厂取得授权，用于构建到他们未来的边缘 AI SoC 中。欢迎阅读更多 [Case Study](https://www.sifive.cn/document-file/x160-standalone-vector-cpu-case-study)，以及 [X100 产品系列](https://www.sifive.cn/cores/intelligence-x100-series)的详细信息。

如果您想讨论 SiFive 产品如何成为您公司 AI 旅程的一部分，[请联系我们](https://www.sifive.cn/contact-sales)。


SiFive X100 系列，SiFive Intelligence 系列第二代成员

SiFive_intelligence-gen2_Blog2_1000x500 (1).jpg

近年来，AI 一直是科技行业的焦点。随着 RISC-V 的快速发展，SiFive 通过我们的 Intelligence IP 家族取得了领先地位，提供了一个基于单一 ISA 的可扩展计算平台，并具备根据特定 AI 工作负载进行定制的能力。

**全新 X100 系列，SiFive Intelligence 系列第二代成员**

近年来，AI 一直是科技行业的焦点。随着 RISC-V 的快速发展，SiFive 通过我们的 Intelligence IP 家族取得了领先地位，提供了一个基于单一 ISA 的可扩展计算平台，并具备根据特定 AI 工作负载进行定制的能力。

我们经常收到客户的需求，就是希望能把 AI 能力从云端移到工厂、家庭、办公室，乃至人们手中——让 AI 本地化。他们之所以有这样的需求，主要有几个原因。首先，在本地处理数据可以实现更快的响应，使人与设备的交互更加自然。其次，这也有助于保障数据的隐私和安全——如果数据从未离开本地设备，就更容易掌握谁在访问以及他们如何使用数据。随着我们越来越依赖这项技术，确保它在网络连接或基础设施不可用时依然能稳定运行，也变得尤为重要。
然而，要实现这一点并非易事。AI 通常需要大量数据和高强度的计算能力，而现有的嵌入式处理器往往难以满足所需的数据处理性能；另一方面，受成本与功耗限制，这些设备又无法采用专为数据中心设计的高性能 CPU。SiFive 的全新 X100 系列通过几个关键方面可以解决这些挑战。

首先，我们将应用在 X200 和 X300 系列上的向量引擎进行了缩减，使其能够满足严格的成本和功耗限制，同时仍然提供足以支持众多边缘 AI 推理场景的数据处理性能。RISC-V 向量 ISA 以及一系列巧妙的实现特性，造就了灵活的向量引擎，即便在低成本、高延迟的存储环境下，也能很好地应对这些挑战。
这些特性结合在一起，使得基于 SiFive X160 的设计在执行许多 AI 推理任务时，速度超过 Arm™ Cortex®-M85 的两倍，而硅片面积却是相同的。

![SiFive vs. Arm Chart](https://images.prismic.io/sifive/aL2oqGGNHVfTOvXU_figure1.png?auto=format,compress)
**图 1：SiFive Intelligence X160 在典型 AI 任务中的性能对比** 

不过，也有一些边缘 AI 任务需要更高性能，而要在边缘设备的成本和功耗预算内实现这一点，就必须引入定制加速器。这样客户就能在最小的面积和功耗约束下，打造出正好符合目标任务需求的计算配置。然而，将这些加速器集成到复杂的计算子系统中，在硬件和软件层面都可能面临困难和效率问题。为了简化这一过程并提升效率，我们提供了两种不同的与内核直连的协处理器接口，可以单独或结合使用，取决于最终应用的需求。这让 X100 系列能够作为加速器控制单元 (ACU) 来使用，承担起与客户定制加速器进行细致协作和管理的角色。

虽然 X100 系列才刚推出，但已有不少客户积极将其集成到系统中，以利用其无与伦比的 AI 效率。其中包括两家美国大型半导体公司：一家利用 X160 的向量性能驱动下一代边缘 AI SoC，另一家则使用 X160 来控制并协助其自研的 AI 加速器。

除了 X160，我们还发布了 X180。这款 Intelligence IP 实现了 64 位 RV64I ISA，具备更大的物理地址空间，非常适合与更大型的 CPU 一起在复杂 SoC 中协作。

![SiFive Intelligence 160 diagram](https://images.prismic.io/sifive/aL2op2GNHVfTOvXS_fig2.png?auto=format,compress)
![SiFive Intelligence 180 diagram](https://images.prismic.io/sifive/aL2op2GNHVfTOvXT_fig21.png?auto=format,compress)       
**图 2：SiFive Intelligence X100 系列产品：X160 与 X180**

这些新产品非常适合支持本地 AI、边缘推理，以及深度嵌入式远端场景下的向量处理。若想进一步了解这些产品、查看规格，或阅读客户/行业应用案例，[请访问 Intelligence 网页](https://www.sifive.cn/cores/intelligence)，并下载 [X160](https://www.sifive.cn/document-file/sifive-intelligence-x160-gen2-product-brief)、[X180](https://www.sifive.cn/document-file/sifive-intelligence-x180-gen2-product-brief) 以及 [Intelligence 系列的产品简介](https://www.sifive.cn/document-file/sifive-intelligence-gen2-family-brief)。

如果您正在研发本地 AI 解决方案，并想探索这些或其他 SiFive 产品是否适合您的项目，请联系 [SiFive 销售团队](https://www.sifive.cn/contact-sales)。

本地 AI 的完美解决方案

SiFive_intelligence-gen2_Blog_1000x500-v1.jpg

RISC-V 开发者支持与生态建设更新：Red Hat RHEL 已支持 HiFive Premier P550、NVIDIA CUDA 移植、RVA23 正式通过、Canonical Ubuntu 支持以及 RISE 项目的进展。

![Premier P550 Board](https://images.prismic.io/sifive/aJqr6aTt2nPbaMH9_SiFive_NVIDIA-CUDA_Blog_1000x500.jpg?auto=format,compress)
**作者：Ian Ferguson，SiFive 商务拓展副总裁** 

我在 2024 年初加入 SiFive 时，最初的工作重点（此后有扩大）是研究如何推动 SiFive 的 [RISC-V 技术](https://www.sifive.cn/about/risc-v-history)在面向[数据中心](https://www.sifive.cn/solutions/data-center)的 system-on-chip 组件中可以被更广泛采用。引入新技术并取代长期占据主导地位的既有厂商，这并非几个季度就能完成的任务，这类计划往往需要多年才能真正落地。我深有体会：早在 2008 年初，我和几位同事（我们在公司内部被称为“特立独行者”，但我们更喜欢“有远见者”这个称呼）共同发起推动 Arm 进入服务器市场的计划。

加入 SiFive 后，我很快意识到，我们的 CPU roadmap 在单线程性能方面终将赶上现有供应商的产品。但要真正向更广泛的客户群开放这个市场，而不仅仅是一两个早期[创新者](https://medium.com/@samuelvandeth/crossing-the-chasm-162802d1cf27)，还需解决另外三个方面的问题。

在这篇文章中，我将先探讨第一个方面：如何赋能软件开发者社区。至于另外两个方面，我暂时先保留起来，在我后续的文章中会再讨论它们。

**三个数字**

**90**

**4**

**12,800**


这些数字代表什么？目前，预测显示 NVIDIA 占有 90% 的基于 GPU 的神经网络训练市场。他们拥有超过 4 百万名的开发者。而在 Linux 内核中，每天平均有 12,800 行代码被新增、修改或删除。

有人说“硬件再次变得酷炫”，但归根结底，若缺乏强大的软件支持，企业要采用新硬件技术的成本和难度仍然过高。


今年 5 月，[Red Hat 宣布](https://www.redhat.com/en/blog/red-hat-partners-with-sifive-for-risc-v-developer-preview-for-red-hat-enterprise-linux-10)发布 Red Hat Enterprise Linux (RHEL) 开发者版本，用于 SiFive 最新的 [RISC-V 开发板 HiFive Premier P550](https://www.sifive.cn/boards/hifive-premier-p550)。此外，他们还向 [CentOS 社区](https://blog.centos.org/2025/05/initial-centos-support-for-risc-v/)开放了 RISC-V 源代码。

7 月，NVIDIA 宣布正在将 CUDA 移植到 RISC-V，并以 HiFive Premier P550 作为起点。尽管他们尚未公布代码可用的时间表，但该消息已在媒体、客户以及竞争对手之间引发广泛关注。

我只能分享目前已公开的信息。Joe Byrne 的[一篇精彩分析](https://xpu.pub/2025/07/23/cuda-risc-v/)則提供了有用的背景信息。正如 Joe 写道：

“NVIDIA 正将 RISC-V 与 Arm 和 x86 一起作为受支持的架构——这意味着，一旦代码可用，企业将能够选择 RISC-V CPU 与 NVIDIA GPGPU 结合使用。

RISC-V International 也刚发布一篇 [blog](https://riscv.org/blog/2025/08/nvidia-cuda-rva23/)，內容基于他们与 NVIDIA 的 Frans Sijstermans 的对话，分享这则在 [RISC-V 中国峰会](https://riscv-summit.com/en/)上公布的重要消息。


**来自 Red Hat 和 NVIDIA 的共同主题**

我认为 Red Hat 与 NVIDIA 的公告有三个共通点：

**面向未来：** 两家公司都在为 RISC-V 服务器硬件广泛部署的未来做准备。他们希望能提前做好准备。

**首选平台：** 两家公司都以 [HiFive Premier P550](https://www.sifive.cn/boards/hifive-premier-p550) 开展初步工作。这归功于 HiFive Premier P550 相较于其他 RISC-V 开发板更高的性能、稳定性，以及 SiFive 工程团队在上游开源代码方面的出色工作，此外还有硬件本身的性能和扩展能力。这种强大的芯片功能使许多开发人员能够以全新方式 “亲身体验” RISC-V。

**RVA23 里程碑：** [RVA23 配置文件](https://riscv.org/riscv-news/2024/10/risc-v-announces-ratification-of-the-rva23-profile-standard/)的正式通过产生了极大的推动作用。大型生态系统参与者希望将目标锁定在由多个供应商支持、且具备一致处理器架构的平台上。而软件可依赖的通用指令集是实现这一目标的关键。

同时，也必须认可 Canonical 在 RISC-V 生态中的开创性贡献，他们让 Ubuntu 成为 RISC-V 的一等公民。

这些行业巨头的共同投入，加上众多参与 [RISE 项目](https://riseproject.dev/)的公司支持，都在推动一个现实：客户将能够从三种处理器架构中自由选择。系统构建商、软件开发者和组件供应商面临的障碍几乎每天都在被逐步消除。

RISC-V 的独特在于它的开放性。供应商可以针对狭窄且高度专业化的垂直市场开发芯片。NVIDIA 显然看到了将 CUDA 扩展到全新应用领域的机会——这对于其他商业化、为广泛通用市场而设计的指令集架构（ISA）是很难实现的。CUDA 的强大功能与 RISC-V 的无限未来相结合确实令人兴奋。

SiFive 最近刚庆祝[成立十周年](https://www.sifive.cn/blog/sifive-celebrates-10-years-as-your-trusted-partner)，我们将继续突破 RISC-V 的极限。一如既往，我们想听到您的想法、您的创新以及您正面临的挑战。

今年 10 月，SiFive 也将参与在圣克拉拉举办的 RISC-V 峰会，期待许多精彩的演说与讨论。让我们利用这个活动来扩大对话，并进一步加速 RISC-V 发展。

最后，能否证明 NVIDIA 的选择是正确的，就取决于整个 RISC-V 社区了。

RISC-V 基础设施：现在，关键在开发者

SiFive_NVIDIA-CUDA_Blog_1000x500.jpg

SiFive Blog 是您获取有关处理器IP、计算密度、芯片架构和创新突破最新消息的首选来源，无论是制造出色的可穿戴设备和消费电子产品，优化数据中心，还是构建下一代汽车。请经常查看，第一时间了解我们发布的最新内容。

获取来自领导者和RISC-V创始人的最新洞见

SiFive Blog 是您获取有关处理器IP、计算密度、芯片架构和创新突破最新消息的首选来源，无论是制造出色的可穿戴设备和消费电子产品，优化数据中心，还是构建下一代汽车。

SiFive 博客 - 来自 RISC-V 专家的最新洞察与深度技术解析

来自 RISC-V 专家的最新洞察与深度技术解析

SiFive 博客是您获取 RISC-V 最新动态的首选平台，内容涵盖处理器 IP、芯片架构、软件开发及各类技术创新。无论您正在打造下一代消费电子产品、优化数据中心，还是开发新一代汽车，都欢迎关注並获取专家们的最新见解。

SiFive Data Center Innovation

Leadership in Embedded Markets

Essential 系列

Intelligence 系列

Performance 系列

Automotive 系列

现已上市

旧版开发板

All Boards

Featured Blog Post

HiFive P550 Review

Software Expansion

Premier P550 Boards

RISC-V Software Expansion

Premier P550 Boards

Cycuity Partnership

SiFive’s New Look

SiFive 博客

Building the Future of AI on Intelligent Accelerators

赋能远端边缘的 AI 创新

本地 AI 的完美解决方案

RISC-V 基础设施：现在，关键在开发者